Zen 6: AMD und TSMC verkünden Meilenstein in 2 Nanometern

StartseiteCPU•
Startseite•
CPUZen 6: AMD und TSMC verkünden Meilenstein in 2 NanometernAMD und TSMC haben den Tape-Out der Server-Prozessoren aus der Serie Epyc 9006 auf Basis der Zen-6-Mikroarchitektur als Meilenstein gefeiert, da es sich dabei um das erste Produkt überhaupt im Fertigungsprozess von 2 Nanometern handelt.AMD und der taiwanische Auftragsfertiger TSMC haben den Tape-Out der kommenden Server-Prozessoren aus der Serie Epyc 9006 auf Basis der Zen-6-Mikroarchitektur als Meilenstein gefeiert, da es sich dabei um das erste Produkt überhaupt in einem Fertigungsprozess von 2 Nanometern handelt. Außerdem gaben beide Unternehmen bekannt, dass die 5. Generation der Server-CPUs alias Epyc 9005 jetzt in der Fab in Arizona produziert werden und damit das Engagement für die Produktion in den USA zeigen.TSMC ist seit vielen Jahren ein wichtiger Partner, und unsere enge Zusammenarbeit mit ihren Forschungs- und Fertigungsteams hat es AMD ermöglicht, kontinuierlich führende Produkte zu liefern, die die Grenzen des Hochleistungsrechnens erweitern. – Dr. Lisa Su, CEO von AMD -Dass das CCD und damit die Zen-6-Prozessorkerne für die Server-CPUs in TSMC N2 mit Nanosheet-Transistortechnologie und einem leistungsfähigen Metal-Insulator-Metal aufgelegt werden, heißt im Umkehrschluss nicht, dass das auch für die Desktop-Prozessoren gilt.Als führender HPC-Kunde für den N2-Prozess von TSMC und für die Fab 21 in Arizona sind großartige Beispiele dafür, wie eng wir zusammenarbeiten, um Innovationen voranzutreiben und die fortschrittlichen Technologien bereitzustellen, die die Zukunft des Rechnens antreiben werden. – Dr. Lisa Su, CEO von AMD -Während das CCD für Epyc 9006 bis zu 32 Zen-6-Prozessoren bieten soll und in TSMC N2 gefertigt wird, soll das Core Complex Die für Ryzen X/10000 alias Medusa Ridge oder Olympic Ridge bis zu 12 Zen-6-Prozessorkerne bieten und in einer 3-nm-Node bei TSMC gefertigt werden, so die aktuelle Gerüchteküche.*) nicht offiziell bestätigt. **) ohne 3D V-Cache. ***) mit 64 MiByte 3D V-Cache.Moore’s Law is Dead wiederum möchte erfahren haben, dass AMD bei Zen 6 vollständig auf TSMCs N2-Node für die Cores und Chiplets setzen wird, während das IO-Chiplet auf TSMCs N3-Node setzen und bis zu zwei Zen-5c-Prozessorkerne als sogenannte Low-Power-Prozessorkerne mitbringen wird.Ihre Meinung ist gefragt!Wie stehen Sie zu diesem Thema? Die -Redaktion freut sich über Ihre fundierte Meinung in den Kommentaren zu dieser Meldung. Um zu kommentieren, müssen Sie auf .de oder im Extreme-Forum eingeloggt sein. Sollten Sie bisher noch keinen Account haben, könnten Sie sich hier unverbindlich registrieren. Beachten Sie beim Kommentieren aber bitte die geltenden Forenregeln.Verwandte Themen aufArtikel teilenPer E-Mail versenden